Difference between revisions 1106426 and 1106547 on knwiki

< previous diff
ಸದಸ್ಯ:ಗೌರವ್ ಶೆಟ್ಟಿ/sandbox
==ಮುನ್ನೋಟ==

ಡಿಟಿಎಲ್ ಡಿಜಿಟಲ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳ ವರ್ಗವಾಗಿದ್ದು ಅದು ಟ್ರಾನ್ಸಿಸ್ಟರ್-ಟ್ರಾನ್ಸಿಸ್ಟರ್ ತರ್ಕದ ನೇರ ಪೂರ್ವಜವಾಗಿದೆ. ಲಾಜಿಕ್ ಗೇಟಿಂಗ್ ಕಾರ್ಯವನ್ನು (ಉದಾ., ಮತ್ತು) ಡಯೋಡ್ ನೆಟ್‌ವರ್ಕ್‌ನಿಂದ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ವರ್ಧಿಸುವ ಕಾರ್ಯವನ್ನು ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ನಿಂದ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ (ಆರ್‌ಟಿಎಲ್ ಮತ್ತು ಟಿಟಿಎಲ್‌ಗೆ ವ್ಯತಿರಿಕ್ತವಾಗಿ) ಇದನ್ನು ಹೀಗೆ ಕರೆಯಲಾಗುತ್ತದೆ.

==ಅನುಷ್ಠಾನ==
[[Image:DTL NAND Gate.svg|frame|ಎರಡು ಇನ್ಪುಟ್ ಹೊಂದಿರುವ ಮೂಲಭೂತ ಡಿ.ಟಿ.ಎಲ್ NAND ಗೇಟ್.]]

ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸಾಮಾನ್ಯ ಡಿ.ಟಿ.ಎಲ್ ಸರ್ಕ್ಯೂಟ್ ಒಟ್ಟು ಮೂರು ಹಂತಗಳನ್ನು ಹೊಂದಿರುತ್ತದೆ. ಮೊದಲನೆಯದಾಗಿ ಇನ್ಪುಟ್ [[ಡಯೋಡ್]]  ಹಂತ (D1, D2 ಮತ್ತು R1), ಮಧ್ಯಮ ಮಟ್ಟದಲ್ಲಿ ಬದಲಾಯಿಸುವ ಹಂತ (R3 ಮತ್ತು R4 ) ಮತ್ತು ಕೊನೆಯದಾಗಿ  ಸಾಮಾನ್ಯ ಔಟ್ಪುಟ್ ಹೊರಸೂಸುವ ವರ್ಧಕ ಹಂತ (Q1 ಮತ್ತು R2). A ಮತ್ತು B ಎರಡೂ ಒಳಹರಿವುಗಳು ಅಧಿಕವಾಗಿದ್ದರೆ (ಲಾಜಿಕ್ 1; V+ ಹತ್ತಿರ), ನಂತರ  D1 ಮತ್ತು D2 ಡಯೋಡ್‌ಗಳು ಹಿಮ್ಮುಖ ಪಕ್ಷಪಾತಿಗಳಾಗಿರುತ್ತವೆ........ನಿರೋಧಕಗಳಾದ(ರೆಸಿಸ್ಟರ್) R1 ಮತ್ತು R3,[[ಟ್ರಾನ್ಸಿಸ್ಟರ್]] Q1 ಅನ್ನು ಆನ್ ಮಾಡುವಷ್ಟು(ಸ್ಯಾಚುರೇಶನ್ ಹಂತಕ್ಕೆ ತೆಗೆದುಕೊಂಡು ಹೋಗುವಷ್ಟು) ವಿದ್ಯುತ್ ಅನ್ನು ಪೂರೈಸುತ್ತದೆ ಮತ್ತು ಆರ್ 4ಗೆ ಅಗತ್ಯವಿರುವಷ್ಟು ವಿದ್ಯುತ್ ಸರಬರಾಜು ಮಾಡುತ್ತದೆ.Q1 ತಳದಲ್ಲಿ ಸಣ್ಣ ಸಕಾರಾತ್ಮಕ ವೋಲ್ಟೇಜ್( (VBE ಸುಮಾರು 0.3V [[ಜರ್ಮೇನಿಯಮ್]] [[ಟ್ರಾನ್ಸಿಸ್ಟರ್]] ಮತ್ತು 0.6V [[ಸಿಲಿಕಾನ್]] [[ಟ್ರಾನ್ಸಿಸ್ಟರ್]])) ಇರುತ್ತದೆ. ಆನ್ ಆಗಿರುವ ಟ್ರಾನ್ಸಿಸ್ಟರ್ನ ಸಂಗ್ರಾಹಕ ಕರೆಂಟ್,ಔಟ್ಪುಟ್ Q ಅನ್ನು LOW ಹಂತಕ್ಕೆ ಒಯ್ಯುತ್ತದೆ(ತರ್ಕ 0; VCE (SAT) 1 ವೋಲ್ಟ್ ಅಥವಾ ಕಡಿಮೆಯಿರುತ್ತದೆ).ಎರಡು ಅಥವಾ ಯಾವುದಾದರೂ ಒಂದು ಇನ್ಪುಟ್ ಕಡಿಮೆಯಿದ್ದರೆ,ಯಾವುದಾದರೊಂದು ಇನ್ಪುಟ್ ಡಯೋಡ್ ಕಂಡಕ್ಟ್ ಮಾಡುತ್ತದೆ ಹಾಗೂ ಆನೋಡಿನ ವೋಲ್ಟೇಜ್ ಅನ್ನು ೨ ವೋಲ್ಟ್ ಗಿಂತ ಕಮ್ಮಿಯಿರುವಂತೆ ಮಾಡುತ್ತದೆ. ನಂತರ ಆರ್ 3 ಮತ್ತು ಆರ್ 4 ವೋಲ್ಟೇಜ್ ವಿಭಾಜಕವಾಗಿ ವರ್ತಿಸುತ್ತವೆ.ಈ ವೋಲ್ಟೇಜ್ ವಿಭಾಜಕ Q1ನ್ನಿನ ಬೇಸ್ ವೋಲ್ಟೇಜ್ ಅನ್ನು ಋಣಾತ್ಮಕ ಮಾಡುತ್ತದೆ ಮತ್ತು ಪರಿಣಾಮವಾಗಿ Q1 ಆಫ್ ಸ್ಥಿತಿಗೆ ಬರುತ್ತದೆ ಹಾಗು ಕಲೆಕ್ಟರ್ ವಿದ್ಯುತ್ ಶೂನ್ಯ ಇರುತ್ತದೆ.ಆದ್ದರಿಂದ R2ವಿನ ಔಟ್ಪುಟ್ ವೋಲ್ಟೇಜ್ Q ಅನ್ನು HIGH ಸ್ಥಿತಿಗೆ (; ವಿ + ಬಳಿ ತರ್ಕ 1) ಒಯ್ಯುತ್ತದೆ.

ಐಬಿಎಂ (1959 ರಲ್ಲಿ ಘೋಷಿಸಿದ್ದು<ref>[http://www.computermuseum.li/Testpage/IBM-1401.htm computermuseum.li]</ref>))  DTL ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು ಹೋಲುವ ಸರಳೀಕೃತ ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು  ಬಳಸಿತು.ಐಬಿಎಂ ಈ ತರ್ಕವನ್ನು "ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಡಯೋಡ್ ಪೂರಕ ತರ್ಕ"(CTD-Complemented Diode transistor logic) ಎಂದು ಕರೆಯಿತು.  CTDLನಲ್ಲಿ ಮಟ್ಟ ಬದಲಾಯಿಸುವ ಹಂತ (ಆರ್ 3, ಆರ್ 4 ಮತ್ತು V) ಇರುವುದಿಲ್ಲ.NPN ಮತ್ತು PNP ಆಧಾರಿತ ಗೇಟ್ಗಳು ಬೇರೆ ಬೇರೆ ವಿದ್ಯುತ್ ಸರಬರಾಜು ಮೂಲಗಳನ್ನು ಅವಲಂಬಿಸಿರುವುದರಿಂದ CTDLನಲ್ಲಿ ಮಟ್ಟ ಬದಲಾಯಿಸುವ ಹಂತ ಅಗತ್ಯವಿರುವುದಿಲ್ಲ.1401ನಲ್ಲಿ [[ಜರ್ಮೇನಿಯಮ್]] ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳು ಮತ್ತು ಡಯೋಡ್ಗಳನ್ನು ಮೂಲ ಗೇಟ್ ಗಳಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ.ಈ ಸರ್ಕ್ಯೂಟೀನಲ್ಲಿ  ಒಂದು ವಿದ್ಯುತ್ ಚೋದನವನ್ನು ಕೂಡ ಬಳಸಲಾಗಿದೆ.R2ಗೆ ಸರಣಿಯಲ್ಲಿ ಈ ವಿದ್ಯುತ್ ಚೋದನವನ್ನು ಸೇರಿಸಲಾಗಿದೆ.<ref name="IBM-1401">[http://www.bitsavers.org/pdf/ibm/140x/1401_CE_Drws_1962.pdf IBM 1401 logic]</ref>.ಈ ಸರ್ಕ್ಯೂಟಿನ ಭೌತಿಕ ಪ್ಯಾಕೇಜಿಂಗ್ ನಲ್ಲಿ ಐಬಿಎಂ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಮಾಡ್ಯುಲರ್ ವ್ಯವಸ್ಥೆಯನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.

DTL ಗೇಟಿನ ಸಂಯೋಜಕ ಸರ್ಕ್ಯೂಟ್(IC) ಆವೃತ್ತಿಯಲ್ಲಿ, R3ಯ ಬದಲಾಗಿ ಎರಡು ಮಟ್ಟ ಬದಲಾಯಿಸುವ ಡಯೋಡ್ಗಳನ್ನು ಸರಣಿಯಲ್ಲಿ ಸೇರಿಸಲಾಗಿದೆ..ಅಲ್ಲದೆ ಆರ್ 4ನ ಇನ್ನೊಂದು ಕೊನೆಯನ್ನು ಗ್ರೌಂಡ್ ಮಾಡಲಾಗಿದೆ.ಇದು ಡಯೋಡಿಗೆ ಬಯಾಸ್ ವಿದ್ಯುತ್ ಅನ್ನು ಹಾಗು ಟ್ರಾನ್ಸಿಸ್ಟರ್ರಿನ ಬೇಸಿಗೆ ವಿಸರ್ಜನೆಯ ಹಾದಿಯನ್ನು ನೀಡುತ್ತದೆ. ಪರಿಣಾಮವಾಗಿ ಸೃಷ್ಟಿಯಾಗುವ ಅಂತರ್ಗತ ವಿದ್ಯುನ್ಮಂಡಲ ಒಂದೇ ವಿದ್ಯುತ್ ಪೂರೈಕೆಯ ವೋಲ್ಟೇಜಿನಿಂದ ಕಾರ್ಯ ನಿರ್ವಹಿಸುತ್ತದೆ.<ref>{{Citation|first=Louis A.|last=Delham|title=Design and Application of Transistor Switching Circuits|publisher=McGraw-Hill|year=1968|series=Texas Instruments Electronics Series|isbn=|doi=}}, ಪುಟ ೧೮೮ರಲ್ಲಿ ರೆಸಿಸ್ಟರ್ನ ಬದಲು ಒಂದಕ್ಕಿಂತ ಹೆಚ್ಚು ಡಯೋಡ್ಗಳನ್ನು ಉಪಯೋಗಿಸಬಹುದೆಂದು ಹೇಳಲಾಗಿದೆ;ಪ್ರಸ್ತುತ ಚಿತ್ರ ಎರಡು ಡಯೋಡ್ಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.</ref><ref>{{Citation|last=Schulz|first=D.|title=A High Speed Diode Coupled NOR Gate|journal=Solid State Design|volume=1|issue=8|page=52|date=August 1962|oclc=11579670|doi=}}</ref><ref>[http://www.asic-world.com/digital/logic2.html ASIC world: "Diode Transistor Logic"]</ref>

==ವೇಗದ ಸುಧಾರಣೆ==
DTLನ ಪ್ರಸರಣ ವಿಳಂಬ ತುಲನಾತ್ಮಕವಾಗಿ ದೊಡ್ಡದಾಗಿದೆ. ಚಾರ್ಜುಗಳು ಜಾಸ್ತಿಯಾಗಿದ್ದಾಗ,ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಸ್ಯಾಚುರೇಷನ್(SAT) ಸ್ಥಿತಿಗೆ ಹೋಗುತ್ತದೆ.ಆ ಸಂಧರ್ಭದಲ್ಲಿ ಚಾರ್ಜುಗಳನ್ನು ಬೇಸ್ ಪ್ರದೇಶದಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ.ಸ್ಯಾಚುರೇಶನ್ ಸ್ಥಿತಿಯಿಂದ ಹೊರಗೆ ಬಂದಾಗ(ಒಂದು ಇನ್ಪುಟ್ ಕಮ್ಮಿಯಾದಾಗ),ಈ ಚಾರ್ಜ್ಗಳನ್ನು ತೆಗೆಯಬೇಕಾಗುತ್ತದೆ ಹಾಗೂ ಇದು ಪ್ರಸರಣ ವಿಳಂಬವನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ.

DTL ವೇಗಗೊಳಿಸಲು ಇರುವ ಉಪಾಯಗಳಲ್ಲಿ R3ಗೆ ಅಡ್ಡಲಾಗಿ ಸಣ್ಣ "ವೇಗ" ಕೆಪಾಸಿಟರ್ ಸೇರಿಸುವುದು ಒಂದು ಉತ್ತಮ ಉಪಾಯ. ಈ ಕೆಪಾಸಿಟರ್,ಸಂಗ್ರಹಿಸಲಾದ ಬೇಸ್ ಚಾರ್ಜ್ ತೆಗೆದು ಟ್ರಾನ್ಸಿಸ್ಟರನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ.ಹಾಗೆಯೇ ಈ ಕೆಪಾಸಿಟರ್ ಆರಂಭಿಕ ಬೇಸ್ ಡ್ರೈವನ್ನು ಹೆಚ್ಚಿಸಿ [[ಟ್ರಾನ್ಸಿಸ್ಟರ್]] ಆನ್ ಮಾಡಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ.<ref>{{citation |editor-last=Roehr |editor-first=William D. |title=High-Speed Switching Transistor Handbook |year=1963 |publisher=Motorola, Inc. |isbn= |doi=}}. ಪುಟ ೩೨ರಲ್ಲಿ ಹೇಳಿರುವ ಹಾಗೆ"ಇನ್ಪುಟ್ ಸಿಗ್ನಲ್ ಬದಲಾದರೆ,ಕೆಪಾಸಿಟರ್ನಲ್ಲಿ ಇರುವ ಚಾರ್ಜ್ಗಳು ಟ್ರಾನ್ಸಿಸ್ಟರ್ನ ಬೇಸಿಗೆ ದೂಡಲ್ಪಡುತ್ತವೆ.ಈ ಚಾರ್ಜ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಸಂಗ್ರಹಿಸಿರುವ ಚಾರ್ಜನ್ನು ಹೊಡೆದು ಹಾಕುತ್ತದೆ.ಇದರಿಂದಾಗಿ ಸಂಗ್ರಹಿಸುವ ಸಮಯ ಕಡಿಮೆಯಾಗುತ್ತದೆ"</ref>

ಸ್ವಿಚಿಂಗ್ ಟ್ರಾನ್ಸಿಸ್ಟರನ್ನು ಸ್ಯಾಚುರೇಟ್ ಆಗುವುದರಿಂದ ತಪ್ಪಿಸುವುದರ ಮೂಲಕ ಕೂಡ DTLನ ವೇಗವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು.ಇದನ್ನು ಬೇಕರ್ ಕ್ಲಾಂಪಿನ ಮೂಲಕ ಮಾಡಬಹುದು.ರಿಚರ್ಡ್ ಹೆಚ್. ಬೇಕರ್ ಎಂಬ ಸಂಶೋಧಕ ಬೇಕರ್ ಕ್ಲಾಂಪನ್ನು ತನ್ನ ತಾಂತ್ರಿಕ ವರದಿ, "ಗರಿಷ್ಠ ದಕ್ಷತೆಯ ಬದಲಾವಣಾ ಸರ್ಕ್ಯೂಟ್"ನಲ್ಲಿ ಮೊದಲನೆಯ ಬಾರಿಗೆ ವಿವರಿಸಿದ್ದರು  
[[File:Transistor Clock.jpg|thumb|ಕೇವಲ ಟ್ರಾನ್ಸಿಸ್ಟರ್,ರೆಸಿಸ್ಟರ್ ಹಾಗೂ ಡಯೋಡ್ ಗಳನ್ನು ಉಪಯೋಗಿಸಿ ನಿರ್ಮಿಸಲಾದ ಗಣಕ ಗಡಿಯಾರ.ಇದರಲ್ಲಿ ಅಂತರ್ಗತ ವಿದ್ಯುನ್ಮಂಡಲಗಳನ್ನು ([[ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್ ]]) ಉಪಯೋಗಿಸಲಾಗಿಲ್ಲ.]]

1964 ರಲ್ಲಿ, ಜೇಮ್ಸ್ ಆರ್ ಬಿಯಾರ್ಡ್ ತಮ್ಮ ಷಾಟ್ಕಿ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಎಂಬ ಆವಿಷ್ಕರಕ್ಕೆ ಪೇಟೆಂಟ್ ಸಲ್ಲಿಸಿದರು.<ref>*{{Citation |inventor-last=Biard |inventor-first=James R. |inventorlink=James R. Biard |title=Unitary Semiconductor High Speed Switching Device Utilizing a Barrier Diode |country-code=US |patent-number=3463975 |publication-date= December 31, 1964 |issue-date= August 26, 1969 }}</ref> .ಅವರ ಪೇಟೆಂಟ್ ನಲ್ಲಿ ಪ್ರಸ್ತಾಪಿಸಲಾದ ಷಾಟ್ಕಿ ಡಯೋಡ್ ಸ್ಯಾಚುರೇಶನ್ ಸ್ಥಿತಿಗೆ ಹೋಗದಂತೆ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ತಡೆಯುತ್ತಿತ್ತು.ತಮ್ಮ ವಿಶೇಷ ಡಯೋಡ್ ಅನ್ನು DTLನ ವೇಗದ ಸುಧಾರಣೆಗಾಗಿ ಬಳಸಿಕೊಳ್ಳಬಹುದೆಂದು ಅವರು ತಮ್ಮ ಸಂಶೋಧನೆಯ ಮೂಲಕ ತೋರಿಸಿಕೊಟ್ಟರು.

==ಇಂಟರ್ಫೇಸ್ ಪರಿಗಣನೆಗಳು==
ರೆಸಿಸ್ಟರ್-ಟ್ರಾನ್ಸಿಸ್ಟರ್ ತರ್ಕವನ್ನು ಪರಿಗಣಿಸಿದರೆ ಅಧಿಕ ಫ್ಯಾನ್-ಇನ್ ಅಂಶ ಈ ತರ್ಕದ ಪ್ರಮುಖ ಉಪಯೋಗ. ಆದರೆ,ಫ್ಯಾನ್ ಓಟ್ ಅಂಶವನ್ನು ಹೆಚ್ಚಿಸಲು ಒಂದು ಹೆಚ್ಚುವರಿ ಡಯೋಡ್ ಮತ್ತು ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಬಳಸಬೇಕಾಗುತ್ತದೆ.<ref>{{cite book | author = Jacob Millman,| title = Microelectronics Digital and Analog Circuits and Systems | publisher = New York: McGraw-Hill Book Company | year = 1979 | isbn = 0-07-042327-X | pages = 141–143 | url = https://books.google.com/books?id=DWMsAAAAYAAJ&q=diode-transistor+logic+resistor+intitle:microelectronics+inauthor:millman&dq=diode-transistor+logic+resistor+intitle:microelectronics+inauthor:millman&lr=&as_brr=0&as_pt=ALLTYPES&ei=5IxASaLsBomyyQTh8dWpDg&pgis=1}}</ref> ನಿರೋಧಕಗಳಾದ(ರೆಸಿಸ್ಟರ್) R1 ಮತ್ತು R3, [[ಟ್ರಾನ್ಸಿಸ್ಟರ್]] Q1 ಅನ್ನು ಆನ್ ಮಾಡುವಷ್ಟು(ಸ್ಯಾಚುರೇಶನ್ ಹಂತಕ್ಕೆ ತೆಗೆದುಕೊಂಡು ಹೋಗುವಷ್ಟು) ವಿದ್ಯುತ್ ಅನ್ನು ಪೂರೈಸುತ್ತದೆ ಮತ್ತು  R4ಗೆ ಅಗತ್ಯವಿರುವಷ್ಟು ವಿದ್ಯುತ್ ಸರಬರಾಜು ಮಾಡುತ್ತದೆ. Q1 ತಳದಲ್ಲಿ ಸಣ್ಣ ಸಕಾರಾತ್ಮಕ ವೋಲ್ಟೇಜ್ (VBE, ಜರ್ಮೇನಿಯಮ್‌ಗೆ ಸುಮಾರು 0.3 V ಮತ್ತು ಸಿಲಿಕಾನ್‌ಗೆ 0.6 V) ಇರುತ್ತದೆ. ನಂತರ, ಆನ್ ಮಾಡಿದ ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ನ ಸಂಗ್ರಾಹಕ ಪ್ರವಾಹವು ಉತ್ಪಾದನೆಯಾದ (ಔಟ್ಪುಟ್) Q ಅನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ (ಲಾಜಿಕ್ 0; VCE(ಸ್ಯಾಟ್), ಸಾಮಾನ್ಯವಾಗಿ 1 ವೋಲ್ಟ್‌ಗಿಂತ ಕಡಿಮೆ). ಒಂದೋ ಅಥವಾ ಎರಡೂ ಇನ್‌ಪುಟ್‌ಗಳು ಕಡಿಮೆಯಾಗಿದ್ದರೆ, ಕನಿಷ್ಠ ಒಂದು ಇನ್‌ಪುಟ್ ಡಯೋಡ್‌ಗಳು ಆನೋಡ್‌ಗಳಲ್ಲಿನ ವೋಲ್ಟೇಜ್ ಅನ್ನು ಸುಮಾರು 2 ವೋಲ್ಟ್‌ಗಳಿಗಿಂತ ಕಡಿಮೆ ಮೌಲ್ಯಕ್ಕೆ ನಡೆಸುತ್ತದೆ ಮತ್ತು ಎಳೆಯುತ್ತದೆ. R3 ಮತ್ತು R4 ನಂತರ ವೋಲ್ಟೇಜ್ ವಿಭಾಜಕವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತವೆ. ಅವು Q1 ನ ಮೂಲ ವೋಲ್ಟೇಜ್ ಅನ್ನು ಋಣಾತ್ಮಕವಾಗಿಸುತ್ತವೆ ಮತ್ತು ಪರಿಣಾಮವಾಗಿ Q1 ಅನ್ನು ಆಫ್ ಮಾಡುತ್ತವೆ. Q1 ನ ಸಂಗ್ರಾಹಕ ಪ್ರವಾಹವು ಮೂಲಭೂತವಾಗಿ ಶೂನ್ಯವಾಗಿರುತ್ತದೆ, ಆದ್ದರಿಂದ R2 ಔಟ್ಪುಟ್ ವೋಲ್ಟೇಜ್ Q ಅನ್ನು ಹೆಚ್ಚು ಎಳೆಯುತ್ತದೆ (ತರ್ಕ 1; V+ ಹತ್ತಿರ).

== ಪ್ರತ್ಯೇಕ ==
IBM 1401 (1959 ರಲ್ಲಿ ಘೋಷಿಸಲಾಯಿತು) ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವ ಸರ್ಕ್ಯೂಟ್‌ನಂತೆಯೇ DTL ಸರ್ಕ್ಯೂಟ್‌ಗಳನ್ನು ಬಳಸಿತು. IBM ತರ್ಕವನ್ನು "ಕಾಂಪ್ಲಿಮೆಂಟೆಡ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಡಯೋಡ್ ಲಾಜಿಕ್" (CTDL) ಎಂದು ಕರೆಯಿತು. CTDL ವಿಭಿನ್ನ ವಿದ್ಯುತ್ ಸರಬರಾಜು ವೋಲ್ಟೇಜ್‌ಗಳಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುವ NPN ಮತ್ತು PNP ಆಧಾರಿತ ಗೇಟ್‌ಗಳನ್ನು ಪರ್ಯಾಯವಾಗಿ ಬದಲಾಯಿಸುವ ಮೂಲಕ ಮಟ್ಟದ ಶಿಫ್ಟಿಂಗ್ ಹಂತವನ್ನು (R3 ಮತ್ತು R4) ತಪ್ಪಿಸಿದೆ. NPN ಆಧಾರಿತ ಸರ್ಕ್ಯೂಟ್‌ಗಳು +6V ಮತ್ತು -6V ಅನ್ನು ಬಳಸಿದವು ಮತ್ತು ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು -6V ಗೆ ಹತ್ತಿರವಾಗಿ ಬದಲಾಯಿಸಲಾಯಿತು. PNP ಆಧಾರಿತ ಸರ್ಕ್ಯೂಟ್‌ಗಳು 0V ಮತ್ತು -12V ಅನ್ನು ಬಳಸಿದವು ಮತ್ತು ಟ್ರಾನ್ಸಿಸ್ಟರ್ 0V ಗೆ ಹತ್ತಿರದಲ್ಲಿದೆ. ಉದಾಹರಣೆಗೆ PNP ಗೇಟ್‌ನಿಂದ ನಡೆಸಲ್ಪಡುವ NPN ಗೇಟ್ 0V ನಿಂದ -12V ವ್ಯಾಪ್ತಿಯ ಮಧ್ಯದಲ್ಲಿ -6V ನ ಮಿತಿ ವೋಲ್ಟೇಜ್ ಅನ್ನು ನೋಡುತ್ತದೆ. ಅದೇ ರೀತಿ PNP ಗೇಟ್ ಸ್ವಿಚಿಂಗ್ 0V ನಲ್ಲಿ 6V ನಿಂದ -6V ವರೆಗಿನ ವ್ಯಾಪ್ತಿಯಿಂದ ನಡೆಸಲ್ಪಡುತ್ತದೆ. 1401 ಅದರ ಮೂಲ ಗೇಟ್‌ಗಳಲ್ಲಿ ಜರ್ಮೇನಿಯಮ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ಗಳು ಮತ್ತು ಡಯೋಡ್‌ಗಳನ್ನು ಬಳಸಿತು. 1401 R2 ಜೊತೆಗೆ ಸರಣಿಯಲ್ಲಿ ಇಂಡಕ್ಟರ್ ಅನ್ನು ಕೂಡ ಸೇರಿಸಿತು. ಭೌತಿಕ ಪ್ಯಾಕೇಜಿಂಗ್ IBM ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಮಾಡ್ಯುಲರ್ ವ್ಯವಸ್ಥೆಯನ್ನು ಬಳಸಿದೆ.

== ಒಟ್ಟುಗೊಡುವಿಕೆ ==
DTL ಗೇಟ್‌ನ ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್ ಆವೃತ್ತಿಯಲ್ಲಿ, R3 ಅನ್ನು ಸರಣಿಯಲ್ಲಿ ಸಂಪರ್ಕಿಸಲಾದ ಎರಡು ಲೆವೆಲ್-ಶಿಫ್ಟಿಂಗ್ ಡಯೋಡ್‌ಗಳಿಂದ ಬದಲಾಯಿಸಲಾಗುತ್ತದೆ. ಡಯೋಡ್‌ಗಳಿಗೆ ಬಯಾಸ್ ಕರೆಂಟ್ ಮತ್ತು ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಬೇಸ್‌ಗೆ ಡಿಸ್ಚಾರ್ಜ್ ಪಥವನ್ನು ಒದಗಿಸಲು R4 ನ ಕೆಳಭಾಗವು ನೆಲಕ್ಕೆ ಸಂಪರ್ಕ ಹೊಂದಿದೆ. ಪರಿಣಾಮವಾಗಿ ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್ ಒಂದೇ ವಿದ್ಯುತ್ ಸರಬರಾಜು ವೋಲ್ಟೇಜ್ ಅನ್ನು ರನ್ ಮಾಡುತ್ತದೆ. 1962 ರಲ್ಲಿ, ಸಿಗ್ನೆಟಿಕ್ಸ್ SE100-ಸರಣಿಯ ಕುಟುಂಬವನ್ನು ಪರಿಚಯಿಸಿತು. ಇದು ಮೊದಲ ಹೆಚ್ಚಿನ ಪ್ರಮಾಣದ DTL ಚಿಪ್ಸ್. 1964 ರಲ್ಲಿ, ಫೇರ್‌ಚೈಲ್ಡ್ 930-ಸರಣಿ DTμL ಮೈಕ್ರೋಲಾಜಿಕ್ ಕುಟುಂಬವನ್ನು ಬಿಡುಗಡೆ ಮಾಡಿತು. ಅದು ಉತ್ತಮ ಶಬ್ದ ವಿನಾಯಿತಿ, ಸಣ್ಣ ಡೈ ಮತ್ತು ಕಡಿಮೆ ವೆಚ್ಚವನ್ನು ಹೊಂದಿದೆ. ಇದು ಅತ್ಯಂತ ವಾಣಿಜ್ಯಿಕವಾಗಿ ಯಶಸ್ವಿಯಾದ DTL ಕುಟುಂಬವಾಗಿತ್ತು ಮತ್ತು ಇತರ IC ತಯಾರಕರು ನಕಲು ಮಾಡಿದರು. 

==ವೇಗದ ಸುಧಾರಣೆ==
DTLನ ಪ್ರಸರಣ ವಿಳಂಬ ತುಲನಾತ್ಮಕವಾಗಿ ದೊಡ್ಡದಾಗಿದೆ. ಟ್ರಾನ್ಸಿಸ್ಟರ್ ನ ಎಲ್ಲಾ ಒಳಹರಿವು ಅಧಿಕವಾಗಿರುವುದರಿಂದ ಸ್ಯಾಚುರೇಶನ್‌ ಗೆ ಹೋದಾಗ, ಚಾರ್ಜ್ ಅನ್ನು ಮೂಲ ಪ್ರದೇಶದಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ. ಇದು ಸ್ಯಾಚುರೇಶನ್‌ನಿಂದ ಹೊರಬಂದಾಗ (ಒಂದು ಇನ್‌ಪುಟ್ ಕಡಿಮೆ ಆಗುತ್ತದೆ) ಈ ಚಾರ್ಜ್ ಅನ್ನು ತೆಗೆದುಹಾಕಬೇಕಾಗುತ್ತದೆ ಮತ್ತು ಪ್ರಸರಣ ಸಮಯದಲ್ಲಿ ಪ್ರಾಬಲ್ಯ ಸಾಧಿಸುತ್ತದೆ. 

DTL ಅನ್ನು ವೇಗಗೊಳಿಸಲು ಒಂದು ಮಾರ್ಗವೆಂದರೆ R3 ನಾದ್ಯಂತ ಸಣ್ಣ "ಸ್ಪೀಡ್-ಅಪ್" ಕೆಪಾಸಿಟರ್ ಅನ್ನು ಸೇರಿಸುವುದು. ಸಂಗ್ರಹಿಸಲಾದ ಬೇಸ್ ಚಾರ್ಜ್ ಅನ್ನು ತೆಗೆದುಹಾಕುವ ಮೂಲಕ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಆಫ್ ಮಾಡಲು ಕೆಪಾಸಿಟರ್ ಸಹಾಯ ಮಾಡುತ್ತದೆ; ಆರಂಭಿಕ ಬೇಸ್ ಡ್ರೈವ್ ಅನ್ನು ಹೆಚ್ಚಿಸುವ ಮೂಲಕ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಆನ್ ಮಾಡಲು ಕೆಪಾಸಿಟರ್ ಸಹಾಯ ಮಾಡುತ್ತದೆ. 

ವೇಗಗೊಳಿಸಲು ಇನ್ನೊಂದು ಮಾರ್ಗವೆಂದರೆ ಸ್ವಿಚಿಂಗ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಸ್ಯಾಚುರೇಟ್ ಮಾಡುವುದನ್ನು ತಪ್ಪಿಸುವುದು. ಬೇಕರ್ ಕ್ಲಾಂಪ್ನೊಂದಿಗೆ ಇದನ್ನು ಮಾಡಬಹುದು. ಬೇಕರ್ ಕ್ಲಾಂಪ್‌ಗೆ ರಿಚರ್ಡ್ ಎಚ್. ಬೇಕರ್ ಅವರ ಹೆಸರನ್ನು ಇಡಲಾಗಿದೆ. ಅವರು ಇದನ್ನು ತಮ್ಮ 1956 ರ ತಾಂತ್ರಿಕ ವರದಿ "ಗರಿಷ್ಠ ದಕ್ಷತೆಯ ಸ್ವಿಚಿಂಗ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳು" ನಲ್ಲಿ ವಿವರಿಸಿದ್ದಾರೆ.

1964 ರಲ್ಲಿ, ಜೇಮ್ಸ್ ಆರ್. ಬಿಯರ್ಡ್ ಷಾಟ್ಕಿ ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ಗೆ ಪೇಟೆಂಟ್ ಸಲ್ಲಿಸಿದರು. ಅವನ ಪೇಟೆಂಟ್‌ನಲ್ಲಿ ಷಾಟ್ಕಿ ಡಯೋಡ್ ಸಂಗ್ರಾಹಕ-ಬೇಸ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಜಂಕ್ಷನ್‌ನಲ್ಲಿ ಫಾರ್ವರ್ಡ್ ಬಯಾಸ್ ಅನ್ನು ಕಡಿಮೆ ಮಾಡುವ ಮೂಲಕ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಸ್ಯಾಚುರೇಟ್ ಮಾಡುವುದನ್ನು ತಡೆದು, ಅಲ್ಪಸಂಖ್ಯಾತ ಕ್ಯಾರಿಯರ್ ಇಂಜೆಕ್ಷನ್ ಅನ್ನು ಅತ್ಯಲ್ಪ ಮೊತ್ತಕ್ಕೆ ಕಡಿಮೆ ಮಾಡಿತು. ಡಯೋಡ್ ಅನ್ನು ಅದೇ ಡೈನಲ್ಲಿ ಕೂಡ ಸಂಯೋಜಿಸಬಹುದು. ಇದು ಕಾಂಪ್ಯಾಕ್ಟ್ ವಿನ್ಯಾಸವನ್ನು ಹೊಂದಿತ್ತು. ಇದು ಯಾವುದೇ ಅಲ್ಪಸಂಖ್ಯಾತ ಕ್ಯಾರಿಯರ್ ಚಾರ್ಜ್ ಸಂಗ್ರಹವನ್ನು ಹೊಂದಿಲ್ಲ ಮತ್ತು ಇದು ಸಾಂಪ್ರದಾಯಿಕ ಜಂಕ್ಷನ್ ಡಯೋಡ್‌ಗಿಂತ ವೇಗವಾಗಿತ್ತು. DTL ಸರ್ಕ್ಯೂಟ್‌ಗಳಲ್ಲಿ Schottky ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಹೇಗೆ ಬಳಸಬಹುದು ಮತ್ತು Schottky-TTL ನಂತಹ ಇತರ ಸ್ಯಾಚುರೇಟೆಡ್ ಲಾಜಿಕ್ ವಿನ್ಯಾಸಗಳ ಸ್ವಿಚಿಂಗ್ ವೇಗವನ್ನು ಕಡಿಮೆ ವೆಚ್ಚದಲ್ಲಿ ಹೇಗೆ ಸುಧಾರಿಸಬಹುದು ಎಂಬುದನ್ನು ಅವರ ಪೇಟೆಂಟ್ ತೋರಿಸಿದೆ. 

== ಇಂಟರ್ಫೇಸ್ ಪರಿಗಣನೆಗಳು ==
ಹಿಂದಿನ ರೆಸಿಸ್ಟರ್-ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಲಾಜಿಕ್‌ಗಿಂತ ಹೆಚ್ಚಿನ ಪ್ರಯೋಜನವೆಂದರೆ ಫ್ಯಾನ್-ಇನ್ ಅನ್ನು ಹೆಚ್ಚಿಸಲಾಗಿದೆ. ಹೆಚ್ಚುವರಿಯಾಗಿ, ಫ್ಯಾನ್-ಔಟ್ ಅನ್ನು ಹೆಚ್ಚಿಸಲು, ಹೆಚ್ಚುವರಿ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಮತ್ತು ಡಯೋಡ್ ಅನ್ನು ಬಳಸಬಹುದು.

==ಹೆಚ್ಚಿನ ಓದು==
[[ಡಿಜಿಟಲ್]]

[[ಡಿಜಿಟಲ್ ಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್]]

[[ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್]]

==ಬಾಹ್ಯ ಸಂಪರ್ಕಗಳು==

*http://www.asic-world.com/digital/logic2.html
*http://www.electronics-tutorials.ws/logic/logic_1.html