Difference between revisions 17511072 and 17511097 on ukwiki

{{Infobox Computer Hardware Cpu
| name             = Pentium 4
| image           = Pentium 4-2,4GHz.JPG
| caption         = Intel Pentium 4
| produced-start = 2000
| produced-end    = 2008
| slowest       = 1300 | slow-unit = MHz
| fastest      = 3800 | fast-unit = GHz
(contracted; show full)

Виробництво процесорів Pentium 4 було почате в 2000 році. З середини 2005 року почався їх поступовий перехід до нижньої цінової категорії. Їх місце зайняли двоядерні процесори [[Pentium D]]. 27 липня 2006 року з'явились перші процесори [[Intel Core 2|Core 2 Duo]], що замінили процесори архітектури NetBurst, а вже 8 серпня 2007 року компанія [[Intel]] повідомила про початок дії програми стосовно зняття з виробництва всіх процесорів архітектури [[NetBurst]].

== Нововведення ==

* '''===Hyper Pipelined Technology'''===
Назвою Hyper Pipelined Technology конвеєр Pentium 4 зобов'язаний своїй довжині – 20 стадій. Для порівняння – довжина конвеєра Pentium III становить 10 стадій.  Завдяки декомпозиції виконання кожної команди на більш дрібні етапи, кожен з цих етапів може виконуватися швидше, що дозволяє безперешкодно збільшувати частоту процесора. Так, якщо при використовуваному сьогодні технологічному процесі 0.18 мкм гранична частота для Pentium III складає 1 ГГц (ну або, за більш оптимістичними оцінками, 1.13 ГГц), P(contracted; show full)х гілки програми для подальшого виконання, процесор прогнозує результати виконання умовних переходів на основі накопиченої статистики. Однак, іноді блок пророкування переходів все ж помиляється, і в цьому випадку доводиться повністю очищати конвеєр, зводячи нанівець усю попередньо проведену процесором роботу по виконанню не тієї гілки в програмі. Природно, при більш довгому конвеєрі, його очищення обходиться дорожче в тому сенсі, що на нове заповнення конвеєра йде більше процесорних тактів, а отже і часу.

* '''===Advanced Dynamic Execution'''===
Advanced Dynamic Execution, як раз і є мінімізація простою процесора при неправильному прогнозі переходів і збільшення імовірності правильних передбачень. Для цього Intel поліпшив блок вибірки інструкцій для позачергового виконання і підвищив правильність передбачення переходів. Правда, для цього алгоритми передбачення переходів були доопрацьовані мінімально, основним же засобом для досягнення мети було обрано збільшення розмірів буферів, з якими працюють відповідні блоки процесора. Так, для вибірки наступної інструкції для виконання використовується тепер вікно завбільшки в 126 команд проти 42 команд процесора Pentium III. Буфер ж, у якому зберігаються адреси виконаних переходів і на підставі якого процесор пророкує майбутні переходь, тепер збільшено до 4 Кбайт, у тієї годину як у Pentium III його розмір становив всього 512 байт. Результатом цього, а також завдяки невеликій доопрацювання алгоритмом, ймовірність правильного передбачення переходів була поліпшена в порівнянні з Pentium III на 33%. Це дуже хороший показник, оскільки тепер Pentium 4 пророкує переходьи правильно в 90-95% випадків.
* '''===Trace Cache'''===
Замість звичайного L1 [[Кеш|кешу]], який Pentium III був розділений на область інструкцій і область даних у Pentium 4 застосований новий підхід. Інструкції кеші L1 не зберігаються, він призначений тільки для даних. Для кешу інструкцій тепер використовується Trace Cache, однак у порівнянні зі звичайним L1-кешем він має багато переваг, спрямованих знову ж на мінімізацію простоїв процесора при виконанні неправильних прогнозів переходів. Перше і основне – у Trace Cache зберігаються вже декодированные інструкції. Це означає, що в ньому зберігаються не класичні x86 інструкції, а так звані микрокоманды, більш прості операції якими безпосередньо оперує процесорне ядро. Збереження в Trace Cache мікрооперацій дозволяє уникнути повторного декодування інструкцій x86 при повторному виконанні того ж ділянки програми або при неправильному прогнозі переходів.

Друга перевага Trace Cache полягає в тому, що мікрооперації в ньому зберігаються саме в тому порядку, в якому вони виконуються. Правда, правильний порядок визначається знову ж таки на підставі передбачення переходів, однак імовірність того, що переходи предсказываются неправильно, досить мала для того, щоб відмовитися від очевидного виграшу, одержуваного шляхом відмови від повторних декодирований і передбачень переходів.

Intel не розкриває розмірів свого Trace Cache в кілобайтах, однак, відомо, що в ньому може бути збережено до 12000 мікрооперацій.
* '''===Rapid Execute Engine'''===
Найбільш проста частина сучасного процесора – це [[ALU]] (арифметико-логічний пристрій). Завдяки цьому факту, [[Intel]] визнав можливим збільшити його тактову частоту всередині Pentium 4 вдвічі по відношенню до самого процесора. Таким чином, наприклад, в 1.4 ГГц Pentium 4 ALU працює на частоті 2.8 ГГц.

У ALU виконуються прості цілочисельні інструкції, тому, продуктивність нового процесора при операціях з цілими числами повинна бути дуже високою. Однак, на продуктивності Pentium 4 при операціях з речовими числами, MMX або SSE дворазове прискорення ALU ніяк не позначається. Таким чином, латентність ALU істотно знижується. Зокрема, на виконання однієї інструкції типу add Pentium 4 1.4 ГГц витрачає всього 0.35 нс, в той час як виконання цієї команди у Pentium III 1 ГГц займає 1 нс.
* '''===SSE2'''===
Реалізувавши у своєму процесорі Athlon новий конвеєрний FPU, [[Advanced Micro Devices|AMD]] дуже сильно обігнала інтеловський Pentium III в продуктивності при операціях з речовими числами. Однак, Intel у своєму Pentium 4 не став зосереджуватися на вдосконалення свого FPU, а просто збільшив можливості блоку SSE. В результаті, в Pentium 4 має місце розширений набір команд SSE2, в якому до наявного набору з 70 інструкцій було додано ще 144. Таке рішення – результат NetBurst ідеології, основною метою якої є зб(contracted; show full)* [http://www.radioland.net.ua/contentid-214.html Використання кеша]
* [http://www.cpu-world.com/Cores/Cedar%20Mill.html Cedar Mill]

== Див. також ==
* [[Pentium]]
* [[Intel]]

{{Intel CPU}}